综合实验_FPGA综合实验01|8位加法器的设计

一、实验目的和任务

1、利用Quartus II 原理图输入方法设计简单组合电路&＃xff0c;通过一个8 位全加器的

2、设计掌握利用EDA 软件进行原理图输入方式的电子线路设计的详细流程。

二、设计代码&＃xff08;或原理图&＃xff09;、仿真波形及分析

1、原理图

2、原理图分析

如图所示&＃xff0c;一个8位全加器可以由2个4位全加器构成&＃xff0c;加法器间的进位可以用串行方式实现&＃xff0c;即将低位加法器的进位输出cout与相邻的高位加法器的最低进位输入信号cin相接&＃xff0c;从而得到一个8位全加器。

3、仿真及调试截图

4、仿真及调试结果分析

如图所示&＃xff0c;绿色竖线表示A输入为130、B输入为44、S输出为174&＃xff0c;即130&＃43;44&＃61;174&＃xff1b;红色竖线表示A输入为55、B输入为22、S输出为77&＃xff0c;即55&＃43;22&＃61;77&＃xff1b;紫色竖线表示A输入为33、B输入为11、S输出为44&＃xff0c;即33&＃43;11&＃61;44&＃xff0c;实验结果与算数运算结果一致。