Verilog重点解析

源自 微信公众号 “数字芯片实验室”

1、连续赋值和过程赋值之间有什么区别&＃xff1f;

2、initial和always中的赋值有什么区别&＃xff1f;
initial和always中的赋值都是过程赋值。

3、阻塞和非阻塞赋值之间有什么区别&＃xff1f;
阻塞和非阻塞赋值都是过程赋值。

4、如何使用连续赋值建模双向nets&＃xff1f;
assign语句构成一个连续赋值。 RHS变化立即影响LHS。 然而&＃xff0c;LHS的任何变化都不会影响RHS。
例如&＃xff0c;在以下声明&＃xff0c;rhs net的更改将更新到lhs net&＃xff0c;但反之不会。

wire rhs,1hs ;
assign lhs &＃61; rhs ;


• 1
• 2

System Verilog引入了一个关键字alias&＃xff0c;能定义双向nets。
例如&＃xff0c;在以下代码中&＃xff0c;rhs的任何变化都会更新到lhs&＃xff0c;反之亦然。

module test_alias ;wire [3:0] lhs ,rhs ;alias lhs &＃61; rhs ;
initial beginforce rhs &＃61; 4’h2 ;$display(“lhs &＃61; %0h , rhs &＃61; %0h”,lhs,rhs) ;release rhs ;


force lhs &＃61; 4’hc ;
$display(“lhs &＃61; %0h , rhs &＃61; %0h”,lhs,rhs) ;
release lhs ;