累加器实验总结计算机组成,计算机组成原理累加器实验报告

计算机组成原理累加器实验报告

1 课程设计任务书 学 院 信息学院 专 业 计算机科学与技术 学生姓 名 学 号 设计题 目 研制一台多累加器结构的实验计算机 内容及要求&＃xff1a; 利用 EL-JY-II 型计算机组成原理实验仪提供的硬件资源&＃xff0c;通过设计(包括整机结构设计、 指令设计、微程序设计、微指令设计、调试程序设计等) 、组装、调试三个步骤完成一台微 程序控制的简单实验计算机的研制。 设计总要求&＃xff1a; 1&＃xff0e;实验计算机整机应由如下几个模块组成&＃xff1a;运算器、寄存器、指令部件、微程序控制部 件、内存、总线缓冲电路、输入和输出控制电路。 2&＃xff0e;运算器采用双数据暂存器多寄存器结构&＃xff0c;并带移位运算功能。 3&＃xff0e;设计如下几条机器指令的格式&＃xff0c;指令格式可以采用单字长或双字长设计。 算术清零运算指令&＃xff1a;CLR rd (功能 0 -> rd) 逻辑与运算指令&＃xff1a; ADC rs&＃xff0c;rd (功能rs &＃43; rd&＃43;cy -> rd) 输入输出指令&＃xff1a; IN #DATA&＃xff0c;rd (功能DATA -> rd) OUT Ri (功能Ri的值 -> LED输出) 转移指令&＃xff1a; JMP addr (功能addr-> PC) 访问指令&＃xff1a; STA addr (功能 Ri-> addr)LDA addr (功能 addr->Ri) 4. 设计微指令的格式, 编写上述每条机器指令所对应的微程序&＃xff0c;并上机调试。 5. 通过如下程序的编写调试&＃xff0c;验收机器指令、微指令、微程序的设计结果。 IN #data&＃xff0c;R0 STA R0, addr MOV R0, R1 CLR R2 CLR R0 LDA addr,R0 ADC R0,R1 OUT R1 JMP 00H 进度安排&＃xff1a; 第 17 周&＃xff1a;布置课程设计任务&＃xff0c;查阅资料&＃xff0c;分组设计&＃xff0c;实验室组装和调试。 第 18 周&＃xff1a;调试&＃xff0c;验收&＃xff0c;答辩&＃xff0c;编写课程设计报告。 指导教师(签字)&＃xff1a; 2011 年 12 月 10 日 学院院长(签字)&＃xff1a; 2011 年 12 月 10 日2 目录 一、 实验计算机的设计……………………………………………4 1、整机逻辑框图设计…………………………………………………………4 2、指令系统的设计……………………………………………………………5 2.1数据格式……………………………………………………………….5 2.2指令格式、指令编码、指令助记符、指令功能、操作数的寻址方 式……5 3&＃xff0e;微操作控制部件的设 计……………………………………………………….8 3.1微指令编码的格式设计………………………………………………8 3.2微操作控制信号设计…………………………………………………8 3.3微程序顺序控制方式设 计………………………………………………9 3.3.1微程序控制部件组成原理………………………………………9 3.3.2微程序入口地址形成方法……………………………………10 3.3.3控存的下地址确定方法………………………………………11 3.3.4微程序在控存中的分布情况…………………………………12 3.4微程序设计……………………………………………………………12 3.4.1写出每条指令对应的微程序流程图…………………………12 3.4.2 写出每段微程序中各微指令的二进制编码、16进制编码…14 3.4.3写出每段微程序在控存中的存放位置………………………153 目录 4&＃xff0e;设计组装实验计算机接线表………………………………………………16 5&＃xff0e;编写调试程序……………………………………………………………16 二、实验计算机的调 试………………………………………………18 1调试前准备………………………………………………………………18 2程序调试过 程…………………………………………………………….18 3调试结果…………………………………………………………………20 4出错和故障分析………………………………………………………….20 三、课程设计总 结………………………………………………………………21 四、参考文 献……………………………………………………………………214 一、验计算机的设计 1 整机逻辑框图设计模型机是由运算器&＃xff0c;控制器&＃xff0c;存储器&＃xff0c;输入设备&＃xff0c;输出设备五大部分组成。 1、运算器又是有299&＃xff0c;74LS181完成控制信号功能的算逻部件&＃xff0c;暂存器LDR1&＃xff0c;LDR2&＃xff0c; 及三个通用寄存器Ax&＃xff0c;Bx&＃xff0c;Cx等组成。 2、控制器由程序计数器PC、指令寄存器、地址寄存器、时序电路、控制存储器及相 应的译码电路组成。 3、存储器RAM是通过CE和W/R两个微命令来完成数据和程序的的存放功能的。 4、输出设备有两位LED数码管和W/R控制完成的。5图 1-1 模型机结构框图 图 1-1中运算器ALU由U7--U10四片74LS181构成&＃xff0c;暂存器1由U3、U4两片 74LS273 构成&＃xff0c;暂存器2由U5、U6两片74LS273构成。微控器部分控存由U13--U15三片 2816构成。除此之外&＃xff0c;CPU的其他部分都由EP1K10集成。 存储器部分由两片6116构成16位存储器&＃xff0c;地址总线只有低八位有效&＃xff0c;因而其存储空 间为00H--FFH。 输出设备由底板上的四个LED数码管及其译码、驱动构成&＃xff0c;当D-G和W/R均为低电平 时将数据总线的数据送入数码管显示。在开关方式下&＃xff0c;输入设备由16位电平开关及两个三 态缓冲芯片74LS244构成&＃xff0c;当DIJ-G为低电平时将16位开关状态送上数据总线。在键盘方 式或联机方式下&＃xff0c;数据可由键盘或上位机输入&＃xff0c;然后由监控程序直接送上数据总线&＃xff0c;因而 外加的数据输入电路可以不用。6 本系统的数据总线为16位&＃xff0c;指令、地址和程序计数器均为8位。当数据总线上的数据 打入指令寄存器、地址寄存器和程序计数器时&＃xff0c;只有低八位有效。 注&＃xff1a;本系统的数据总线为16位&＃xff0c;指令、地址和程序计数器均为8位。当数据总线上的 数据打入指令寄存器、地址寄存器和程序计数器时&＃xff0c;只有低8位有效。 2 指令系统的设计 2.1 数据格式&＃xff1a; 本实验计算机采用定点补码表示法表示数据&＃xff0c;字长为 8 位&＃xff0c;其格式如下&＃xff1a; 表2.1补码表 7 6 5 4 3 2 1 0 符号 尾 数 其中第 8 位为符号位&＃xff0c;数值表示范围是&＃xff1a;-1≤X<1 2.2 指令格式&＃xff1a; 1、算术逻辑指令设计 9 条单字长算术逻辑指令&＃xff0c;寻址方式采用寄存器直接寻址。其格式如下&＃xff1a; 表2.2寻址方式 7 6 5 4 3 2 1 0 OP-CODE rs rd 其中 OP-CODE 为操作码&＃xff0c;rs 为源寄存器&＃xff0c;rd 为目的寄存器&＃xff0c;并规定&＃xff1a; 表2.3寄存器表 rs 或 rd 选定寄存器 00 Ax 01 Bx 10 Cx9 条算术逻辑指令的名称、功能和具体格式见表 2.7 2、存储器访问及转移指令存储器的访问有两种&＃xff0c;即存数和取数。它们都使用助记符 MOV&＃xff0c;但其操作码不同。 转移指令只有一种&＃xff0c;即无条件转移(JMP) 。指令格式如下&＃xff1a;7 表2.4存储器的访问表 7 6 5 4 3 2 1 0 00 M OP-CODE