DDR3ui接口读写回环测试

        由于工作需要&＃xff0c;需要使用DDR4&＃xff0c;资源有限&＃xff0c;选择在开发板上进行DDR3的入门学习&＃xff0c;套路大同小异&＃xff0c;现将调试过程进行相关记录。

        开发板上只有一颗DDR3颗粒&＃xff0c;型号为MT41K128M16&＃xff0c;大小256MB&＃xff0c;数据位宽16bit&＃xff0c;这里可以计算一下按照16bit位宽读写DDR&＃xff0c;地址最大值&＃xff1a;256*1024*1024*8/16 &＃61; &＃39;d134217728 &＃61; &＃39;h800_0000。

一、DDR读写用户接口&＃xff1a;

二、DDR读写时序

        严格按照手册上的读写时序进行配置&＃xff0c;用户侧的输入控制信号&＃xff0c;推荐组合逻辑进行编写&＃xff0c;避免不必要的延时&＃xff1a;

三、简单记录下MIG的IP配置

        注意&＃xff1a;例化完MIG之后&＃xff0c;为了验证硬件的好与坏&＃xff0c;DDR3需要抓取init_calib_complete信号&＃xff0c;该信号为高电平&＃xff0c;表示DDR颗粒正常工作并且校验完成&＃xff1b;如果是DDR4颗粒&＃xff0c;在上板调试时&＃xff0c;调试界面会有校验是否通过指示。

&＃xff08;1&＃xff09;MIG工作频率设置最高的400MHz。

        此时PHY to Controller Clock Ratio固定为4:1&＃xff0c;UI clock为400MHz / 4 &＃61; 100MHz&＃xff0c;这个时钟是MIG输出给UI的时钟&＃xff0c;用户可以拿这个时钟来驱动用户逻辑&＃xff0c;能够避免跨时钟域的问题。

        MIG工作频率设置为400MHz时&＃xff0c;由于DDR是双边沿采样&＃xff0c;因此DDR实际的工作频率为800MHz&＃xff1b;用户工作频率为100MHz&＃xff0c;DDR颗粒的数据位宽为16bit&＃xff0c;那么可以计算出用户接口的数据位宽为16*8 &＃61; 128bit。

        总结&＃xff0c;物理层&＃xff0c;DDR颗粒工作频率800MHz/位宽16bit&＃xff0c;用户侧工作频率100MHz/位宽128bit。

&＃xff08;2&＃xff09;输入给MIG的系统时钟200MHz&＃xff0c;该200MHz时钟在本工程中&＃xff0c;由开发板上晶振的50MHz通过MMCM产生&＃xff0c;MIG通过内部的PLL产生400MHz的MIG工作频率。

&＃xff08;3&＃xff09;系统时钟属性选择No Buffer&＃xff0c;50MHz晶振时钟产生200MHz的MMCM选择了Global Buffer

&＃xff08;4&＃xff09;参考时钟属性选择No buffer&＃xff0c;从MIG的用户手册时钟树上分析&＃xff0c;MIG工作频率 > 667MHz时&＃xff0c;根据FPGA的速度等级去选择参考时钟&＃xff0c;为300MHz还是400MHz&＃xff1b;否则参考时钟选择200MHz。

        当系统时钟设置为200MHz时&＃xff0c;参考时钟可以设置为use system clock。

四、仿真分析

&＃xff08;1&＃xff09;写&＃xff0c;w_app_cmd[2:0]为3&＃39;b000

        burst突发8&＃xff0c;地址位宽28bit&＃xff0c;从28&＃39;h000_0000到28&＃39;h7ff_fff8&＃xff1b;写数据位宽128bit&＃xff0c;取值为地址值&＃43;1。

        28&＃39;h000_0000开始写&＃xff1a;

        28&＃39;h7ff_fff8结束写&＃xff0c;此时DDR颗粒写满&＃xff1a;

&＃xff08;2&＃xff09;读&＃xff0c;w_app_cmd[2:0]为3&＃39;b001

        读命令发出&＃xff0c;到读到数据有一段时间的延时。

        读第一个数据&＃xff1a;

        读最后一个数据&＃xff1a;

附代码&＃xff1a;ddr3_read_write_ctr.v-硬件开发文档类资源-CSDN文库