x86内存排序:使用早期存储和内部处理器转发重新排序的负载

8.2.3.5如果您希望内存排序严格干净,即使您承认8.2.3.4允许加载与不同地址的存储重新排序,那么示例应该是"令人惊讶的" .

   Processor 0      |      Processor 1
  --------------------------------------
   mov [x],1        |      mov [y],1
   mov R1, [x]      |      mov R3,[y]
   mov R2, [y]      |      mov R4,[x]

请注意,关键部分是中间新添加的负载都返回1(存储到负载转发使得在uarch中可以实现这一点而不会停止).因此从理论上讲,您可以预期这两个存储都会在这些负载完成时被全局"观察"(这可能是顺序一致性的情况,其中存储和所有核心之间存在唯一的排序).

然而,稍后R2 = R4 = 0作为有效结果证明事实并非如此 - 实际上商店首先在本地观察.换句话说,允许这种结果意味着处理器0将存储视为time(x) < time(y),而处理器1则看到相反的情况.

这是关于该存储器模型的一致性的非常重要的观察,前面的例子没有证明.这种细微差别是顺序一致性和总存储排序之间的最大区别- 第二个例子打破了SC,第一个没有.