在Verilog中实例化通用模块

 wumu 发布于 2023-02-10 14:22

我试图找出如何使用generate函数实例化一个通用模块,同时覆盖它的两个paramateres.

我有一个通用的仲裁器,我应该向它发送两个参数(HEIGHTSIZE).这两个参数也被定义为"顶部"模块中的参数

以下是我在顶层中实例化PRRA模块(内部模块)的方法.

genvar i;
generate for(i=0 ; i

使用defparam不起作用.显然我错了.

我尝试在生成之前/之后/内部使用它但它没有通过:/

任何人都可以帮忙

1 个回答
  • 目前尚不清楚你是如何尝试将参数传递给下层模块的,因为提供的代码示例没有引用HEIGHT或SIZE,但这是你传递参数的方式:

    PRRA #(
        .HEIGHT  ( HEIGHT_from_top )
        .SIZE    ( SIZE_from_top   )
    ) arbiter (
        .clk     (clk       ),
        .reset   (reset     ),
        .request (request[i]),
        .grant   (grant[i]  )
    );
    

    你在哪里:

    module PRRA #(
      parameter HEIGHT = -1,
      parameter SIZE   = -1
    )(
     //inputs ...
     //outputs ...
    );
    //...
    endmodule
    

    2023-02-10 14:23 回答
撰写答案
今天,你开发时遇到什么问题呢?
立即提问
热门标签
PHP1.CN | 中国最专业的PHP中文社区 | PNG素材下载 | DevBox开发工具箱 | json解析格式化 |PHP资讯 | PHP教程 | 数据库技术 | 服务器技术 | 前端开发技术 | PHP框架 | 开发工具 | 在线工具
Copyright © 1998 - 2020 PHP1.CN. All Rights Reserved 京公网安备 11010802041100号 | 京ICP备19059560号-4 | PHP1.CN 第一PHP社区 版权所有